天极网9月25日消息 英特尔公司日前宣布开发高效能65纳米逻辑制程(65 nanometer logic manufacturing process)的超低功耗版，以支持面向行动平台和小型设备的超低功耗芯片的生产。这种超低功耗制程是英特尔第2代基于65纳米制造技术的芯片制程。
英特尔高效能65纳米(1纳米是1米的10亿分之1)制程 (high-performance 65nm process)较现时90纳米制程提供更低功耗与更强效能。这种超低功耗65纳米的工艺制程为英特尔芯片设计人员提供了更多选择，以满足电控设备用户对于电路密度、效能及功耗的各种需求。
降低芯片功耗的因素之一便是改进晶体管的设计，这一点对于行动设备和电控设备来说尤为重要。这些微小晶体管即使是在关闭状态下，也会出现的漏电现象，对于整个行业也是一个巨大挑战。当前某些芯片上晶体管数目已超过十亿，很明显，单个晶体管的改进能够为整台设备带来数倍的效能提升；对采用英特尔超低功耗65纳米制程技术的芯片作测试证明，通过利用标准制程，晶体管渗漏问题降低了大约1000倍。这就为采用此项技术的设备用户大大节省了功耗。
英特尔超低功耗65纳米制程技术包括多项关键的晶体管改进，在实现低功耗的同时提供了领先业界的高效能。这些改进大幅减少了三种主要的晶体管渗漏(transistor leakage)：次临界渗漏 (sub-threshold leakage)、接合点渗漏 (junction leakage)以及栅氧化层泄漏(gate oxide leakage)，晶体管渗漏的减少直接导致了功耗的降低和电池使用时间的延长。
英特尔65纳米制程采用更高效能、更低功耗的晶体管、英特尔第2代应变硅 (strained silicon)、八层高速铜互联层 (eight high-speed copper interconnect layers)以及新型低K绝缘材料 (low-k dielectric material)。使用该制程将使英特尔当前的单片晶体管数量(使用英特尔90纳米技术)再翻一番。
英特尔65纳米制程将采用栅极长度仅为35纳米的新型晶体管，这将是业界体积最小、效能最高的量产CMOS晶体管。相比之下，现在所生产的最先进晶体管应用于Intel Pentium 4处理器中，其栅极长度长度为50纳米。而体积小、速度快的晶体管是超高速处理器的重要构建模组。此外，英特尔已将其第2代高效能应变硅集成到这些65纳米制程中。应变硅可提供更高的驱动电流，从而提高晶体管的速度，而生产成本仅增加2%。（完）
·如需转载，请务必注明作者及文章出处·更多更新硬件资讯、行业动态尽在『天极Myhard新闻』
·过往新闻请参阅：www.myhard.com/news_hard/361695345073192960/index.shtml
