延续摩尔定律——双核心/多核心处理器的发展
自高登.摩尔在1965年提出每隔18～24个月单位面积的晶体管数量倍增的摩尔定律之后，新世代处理器研发，凭借着每两～三年一次的制程进化，得以在一定的晶粒面积(成本)下，用更多的晶体管来设计新一代的核心架构，藉由新架构以及线路微缩的时钟频率提升效应，来驱动硅芯片的运算能量。
双核心/多核心将是未来计算机运算系统的新趋势
以往为了要达成摩尔定律硅芯片晶体管数倍增的期望值，一般新一代制程技术，大多以缩减到前一代线距长度的约70%左右，例如90奈米是目前的制程主流，下一代则切到65奈米。依照晶粒面积跟线距平方成正比来计算，新一代制程可以把目前晶体管所占用的硅晶面积缩减到一半(0.7^2=0.49，约0.5)，做入两倍的晶体管数量，就可以维持原来的硅晶面积。
如果单纯就新一代制程来设计上一代处理器电路，运算时脉大致可以加快42.85%(=1/0.7)，而且硅晶面积变成原来的一半，功耗可能下降的更低；同时新一代制程所需要的工作电压比较小，在热功率设计上也会更加容易一些。
但是，这个公式一个以往被人忽略的一点，就是由于晶体管数量倍增，会不会导致硅芯片所需要的电能、耗费功率大幅提升，甚至成几何级数的增加呢﹖我们先从下列硅芯片的电能功率计算公式来探讨：
功率=C(寄生电容)*F(频率)*V2(工作电压的平方)
每一个硅芯片会因为IC制程、介质、材料属性，以及晶体管数量的不同，而有不同的寄生电容值，若是相同制程，大致上忽略掉材料属性与介质因素，可以简易归纳出上下一代制程的寄生电容值为一个常数，所以硅芯片功率跟频率成正比，跟工作电压的平方也成正比。
摩尔定律并没有告诉我们，如何在同时维持功耗不变的情况下，顺利的达成晶体管倍增的目标，如果单纯从两倍效能提升值着手，频率因子是2.0，那么工作电压的平方值就要控制在0.5以下，使得功率维持在一定常数内，而0.5开平方也差不多是0.7，这代表工作电压得降到原先电压值的70%。
由于线路微缩为70%，大约可以使工作频率极限拉高到42.85％(1/0.7)，因此若能在每次制程技术把线路微缩为原先70%的长度时，同时也将工作电压降为原先的70%，就有可能运用新制程设计出两倍晶体管、速度为提升为原先的1.4倍(1/(1/0.7))左右，而且功耗维持不变的完美芯片
但事实上，要控制这样的完美恒等式有其困难性。因为花费原先架构两倍晶体管来设计新的架构，以同频率为基准的性能提升都不见得是两倍，有些可能只是高速缓存的加大，有些逻辑闸的增加，反而会使硅芯片功率暴增。同时，新一代制程的工作电压可以调降，但不见得能调降到原先的70%，最近几份揭露出来的制程技术简报，发现切入0.13微米(130奈米)制程之后，工作电压仅能降到原先的90%；加上线距微缩之后，晶体管源极(Source)与汲极(Drain)之间的泄漏电流效应越来越明显。
举个最实际的例子，1995年Pentium处理器推出时，当时的制程技术仅0.6微米制程，工作频率为75～120MHz，电压还高到3.3～5V，后来切到0.35微米制程，追加MMX指令集的Pentium MMX的推出，工作频率为166MHz～233MHz，热功率仅10～15瓦，工作电压也降到2.8V，差不多用散热片或小型低转速的散热风扇即可解决。如果一切那么完美的话，今日高达3.8GHz的LGA775 Pentium4 580处理器，其设计功率也应该维持在10～15瓦左右。但事实上，英特尔拼命用尽一切制程技术、节电管理的机制加入下，连工作电压都压低到1.35V以下，但3.8GHz的Pentium4 580，设计功率仍然高达115W，而Pentium4所采用的散热风扇更是重量级的，这已经是十年前Pentium处理器10～15瓦的9～11倍的功耗了！
就以英特尔前任技术长Pat Gelsinger在四年前，也就是2001年ISSCC(International Solid-StateCircuits Conference国际固态电路会议)中简报上，他统计最近处理器各代架构，晶体管数目差不多是以2～3倍的数量在增加，而性能提升仅仅才1.5～1.7倍，换句话说，如果以晶体管数量除以性能提升值的话，如果还是照旧的拼命塞晶体管、提高频率的方式来设计处理器的话，每个新的CPU一开始，就注定功率会比上一代提升1.33～1.77倍，这个隐藏在摩尔定律背后的功率恒等式，会随着每个世代的演进，功率呈现等比级数的暴增与失衡中。
提升性能/功率比的设计——多核心处理器设计
单核心晶体管倍增与多核心晶体管倍增的效益比
若开发新处理器架构，以硅晶面积增加四倍来计算，套入上述的恒等式，不使用新的制程技术，功率立刻暴增四倍，但理论性能值最大只能提升两倍；若假定我们不再研发新的处理器架构，而是将两颗或四颗原来的处理器核心做进去，这样功率一样是暴增为四倍，但四颗处理器搭配四线绪的的软件平行化条件下，理论执行性能也会提升到四倍，效能功率比的表现，多核心远胜单核心一筹！
而且事实上，如果在工作负荷比较轻微的情况下，四颗处理器核心不见得都用的上的情况下，处理器设计业者可以藉由动态调整电压、频率，甚至关掉目前用不着的子核心电路，可以进一步的把整个耗电功率降低。
多核心与单核心的效能/功率比
基于人们对运算能量的需求，除了极力推动处理器时钟频率的提升、处理器核心运算架构的改良之外，直接已既有研发完成、验证过的处理器核心，以两个或多个核心的方式加以迭加，直接设计出芯片多线绪(Chip Multi-Threading；CMT)、或芯片多重处理(Chip Multi-Processing；CMP)的处理器设计思维，就成为后摩尔时代处理器研发的必然趋势。
